⑲ 日本国特許庁(JP)

⑩ 特 許 出 願 公 開

② 公開特許公報(A) 平3-154287

®Int. Cl. ⁵

識別記号

庁内整理番号

❸公開 平成3年(1991)7月2日

G 11 C 11/401

8323-5B G 11 C 11/34

362 H

審査請求 未請求 請求項の数 7 (全14頁)

図発明の名称 半導体記憶装置

②特 願 平1-292162

②出 願 平1(1989)11月13日

⑩発 明 者 沼 田 健 二 神奈

二 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

伽発明者 藤井 秀壮 神熱

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

勿出願人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 鈴江 武彦 外3名

明細 書

1. 発明の名称

半導体記憶装置

2. 特許請求の範囲

(1) 複数個のメモリセルが複数個のセル・プロックに分割されてマトリクス配列され、各セル・プロック毎に列方向に配列されて列方向のメモリセルを駆動する複数のワード線、このワード線と交 差して配列されて選択されたメモリセルとデータのやり取りを行う複数のピット線、およびを有するセルアレイと、

アクティブ時に前記セルアレイの複数個のセル・プロックのうち一つを選択するセル・プロック選択手段と、

このセル・ブロック選択手段により選択された セル・ブロック内のピット線がカラム選択ゲート を介して接続される複数のデータ入出力線と、

前記ワード線を選択駆動するロウ・デコーダと、 前記セルアレイの複数のセル・ブロックに跨が って配設されて各セル・ブロックの前記カラム選択ゲートにつながる複数のカラム選択信号線と、 このカラム選択信号線にカラム選択信号を送出 するカラム・デコーダと、

前記各データ入出力線に設けられた入出力センスアンプを含むデータバッファ回路と、

前記データ入出力線に設けられてデータ入出力線を前記ピット線のブリチャージ電位と同じ電位にブリチャージする第1のブリチャージ手段と、

前記データ入出力線に設けられてデータ入出力 線を前記ピット線のプリチャージ電位と異なる電 位にプリチャージする第2のプリチャージ手段と、

前記第1,第2のブリチャージ手段のいずれか を選択して駆動する選択駆動手段と、

を備えたことを特徴とする半導体記憶装置。

(2) 前 紀 ピット 線 の プリチャージ電 位 は (1/2) V ccであり、前記第 2 のプリチャージ 手段は、選択されたセル・プロックのセルアレイ につながる人出力線についてアクティブサイクル 時のみ選択されて、その入出力線を V ccにブリチ

特閒平3-154287 (2)

+ - ジすることを特徴とする請求項1記載の半導体記憶装置。

(3)前記ピット線センスアンブの少なくとも一部、および前記データ入出力線は隣接する二つのセル・ブロックで共有されている請求項1記載の 半導体記憶装置。

(4) 前記ピット線センスアンブは、各セル・ブロック内部に配置されたPMOSセンスアンブと、セル・ブロックの前記セル・ブロック選択手段より外側に配置されて隣接する二つのセル・ブロックで共用されるNMOSセンスアンブとから構成されている請求項1記載の半導体記憶装置。

(5) 複数個のメモリセルが複数個のセル・ブロックに分割されてマトリクス配列され、各セル・ブロック毎に列方向に配列されて列方向のメモリセルを駆動する複数のワード線、このワード線と交換して配列されて選択されたメモリセルとデータのやり取りを行う複数のピット線、および各でット線に接続されるピット線センスアンブを有するセルアレイと、

半導体記憶装置。

(7) 前記ピット線センスアンブは、各セル・ブロック内部に配置された P M O S センスアンブと、セル・ブロックの前記セル・ブロック選択手段より外側に配置されて隣接する二つのセル・ブロックで共用される N M O S センスアンブとから構成されている請求項5記載の半導体記憶装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、半導体記憶装置に係り、高集積化 DRAMのようにセルアレイが複数のセル・プロックに分割されてセル・プロック選択が行われる 形式の半導体記憶装置に関する。

(従来の技術)

DRAMを高集積化するには、素子および配 線の微細化を図ることと、決められたチップ面積 内にセルアレイおよびその駆動回路を効率的に レイアウトすることが重要である。またメモリ セルの容量 Cs に対するピット線の容益 Ca の比 アクティブ時に前記セルアレイの複数個のセル・ブロックのうち一つを選択するセル・ブロック 選択手段と、

このセル・ブロック選択手段により選択されたセル・ブロック内のピット線がカラム選択ゲートを介して接続される複数のデータ入出力線と、

前記ワード線を選択駆動するロウ・デコーダと、 前記セルアレイの複数のセル・ブロックにまた がって配設された複数のカラム選択倡号線と、

このカラム選択信号線にカラム選択信号を送出 するカラム・デコーダと、

前記カラム選択信号線と前記カラム選択ゲートの間に設けられ、前記セル・ブロック選択手段の制御信号により制御されて前記カラム選択信号を選ばれたカラム選択ゲートに伝達する選択ゲート制御手段と、

を備えたことを特徴とする半導体記憶装置。

(6) 前記ピット線センスアンプの少なくとも一部、および前記データ入出力線は隣接する二つのセル・ブロックで共有されている請求項5記載の

C。/C。を小さくしてセルデータの統出し能力を向上させると共に、ピット線の充放電による消費電力の低減を図るために、セルアレイをピット線方向に複数のセル・ブロックに分割することが必要である。これらの要請から、高集後化DRAMでは、多分割ピット線-共有Yデコーダ方式が必然となってくる。

特閒平3-154287 (3)

される。また通常、隣接するセル・ブロック間で ビット線センスアンブの少なくとも一部を共有す る共有センスアンブ方式が採用される。

この様なDRAMにおいて、ピット線プリチャ - ジ方式は、消費電力を低くし、またピット線セ ンス動作を高速に行う上で(1/2) V ccプリチ ャージ方式が好ましいことは周知である。一方、 データ入出力線プリチャージ方式は、 V ccプリチ ャージが好ましい。これは次のような理由による。 第1に、入出力線をピット線と同じく(1/2) V ccにプリチャージした場合、選択セル・プロッ クのメモリセルにリストアを行う際に、ピット線 電位が入出力線電位に引っ張られ易くなる。通常 ピット線センスアンプは、NMOSセンスアンプ が微小信号の増幅に用いられ、PMOSセンスア ンブが "H" レベル側ビット線をVccまで持ち上 げるために用いられる。このためPMOSセンス アンプはもともと駆動能力が大きく設定されてい ない。したがってビット線と入出力線が導通状態 になったとき、PMOSセンスアンプで *H* レ

ベル側ビット線をVccまで持ち上げようとしても、ビット線の電位が入出力線に引っ張られ、十分にVccまで持ち上げ切れなくなる。これは特に入出力線の容量が大きい場合に顕著で、誤動作の原因にもなり得る。第2に、入出力線をVccにブリチャージした方が、ビット線センスアンプによる入出力線の初期センス時間が短くなる。

しかしながら、従来の多分割ピット線ー共有 Yデコーダ方式のDRAMでは、ピット線を (1/2)Vccにブリチャージし、入出力線を Vccにブリチャージする方式を採ることはできなかった。なぜなら、カラム選択信号線は複数のセル・ブロックに跨がって連続的に配設されてとせい、プロックのカラム選択ゲートに繋がっていると、データの統出しが行われない非選択のセル・プロックでもカラム選択ゲートが開く。これにここ、セル・ブロック選択ゲートの外側にあって り、セル・ブロック選択ゲートの外側にあって (1/2)Vccにブリチャージされて

いる入出力線と導通して、そのプリチャージ電位 ・が破壊されるからである。

(発明が解決しようとする課題)

以上のように従来の多分割ピット線-共有Yデコーダ方式のDRAMでは、ピット線プリチャージ電位を(1/2)Vcc、入出力線プリチャージ電位をVccとすることができず、これが一層の低消費電力化と高速化を図る上で障害になっていた。

本発明は、ビット線に対して(1/2) V ccブリチャージ方式、入出力線に対して V ccブリチャージ方式を採用することを可能とし、もって高速化と低消費電力化を図った多分割ビット線ー共有Y デコーダ方式の D R A M を提供することを目的とする。

[発明の構成]

(課題を解決するための手段)

本発明によるDRAMは、

複数 個のメモリセルが 複数 個のセル・ブロックに 分割されてマトリクス配列され、各セル・ブロッ ク毎に列方向に配列されて列方向のメモリセルを 駆動する複数のワード線、このワード線と交差し で配列されて選択されたメモリセルとデータのや り取りを行う複数のピット線、および各ピット線 に接続されるピット線センスアンプを有するセル アレイと、

アクティブ時に前記セルアレイの複数個のセル・ブロックのうち一つを選択するセル・ブロック選択手段と、

このセル・ブロック選択手段により選択されたセル・ブロック内のピット線がカラム選択ゲートを介して接続される複数のデータ入出力線と、

前記ワード線を選択駆動するロウ・デコーダと、 前記セルアレイの複数のセル・ブロックに降がって配設されて各セル・ブロックの前記カラム選 択ゲートにつながる複数のカラム選択信号線と、

このカラム選択信号線にカラム選択信号を送出 するカラム・デコーダと、

前記各データ入出力線に設けられた入出力センスアンプを含むデータバッファ回路と、

特開平3-154287 (4)

前記データ入出力線に設けられてデータ入出力 線を前記ピット線のプリチャージ電位と同じ電位 にプリチャージする第1のプリチャージ手段と、

前記データ入出力線に設けられてデータ入出力 線を前記ピット線のプリチャージ電位と異なる電 位にプリチャージする第2のプリチャージ手段と、

前記第1、第2のブリチャージ手段のいずれか を選択して駆動する選択駆動手段と、を備えたことを特徴とする。

また本発明によるDRAMは、

複数個のメモリセルが複数個のセル・プロックに分割されてマトリクス配列され、各セル・プロック毎に列方向に配列されて列方向のメモリセルを駆動する複数のワード線、このワード線とデータのでで配列されて選択されたメモリセルとデータのやり取りを行う複数のピット線、および各するセルアレイと、

アクティブ時に前記セルアレイの 複数 個のセル ・ブロックのうち一つを選択するセル・ブロック

がVccである状態を得ることができる。すなわち 第1の発明によれば、プリチャージ・サイクルで の全てのデータ入出力線およびアクティブ・サイ クルでの非選択のデータ入出力線のプリチャージ 電位をピット線と同じ(1/2) V ccとし、アク ティブ・サイクルで選択されるデータ入出力線の み選択的にプリチャージ電位をVccとすることが できる。また第2の発明によれば、全てのデータ 入出力線のプリチャージ電位をVccとして、アク ティブ・サイクル時に選択されたセル・ブロック についてのみカラム選択ゲートを開けることによ り、そのセル・プロックについてVccにブリチャ - ジされたデータ入出力線と(1 / 2) V ccにプ リチャージされたピット線とを接続することがで きる。したがって、いずれの場合も非選択状態の セル・プロック領域での電位関係を破壊すること はない。そして、読み出されるピット線のプリチ ャージ電位を(1/2) V cc、これが接続される データ入出力線のプリチャージ電位をVccとして いる結果、高速のデータ読出しを行うことができ 避択手段と、

このセル・ブロック選択手段により選択された セル・ブロック内のピット線がカラム選択ゲート を介して接続される複数のデータ入出力線と、

前記ワード線を選択駆動するロウ・デコーダと、 前記セルアレイの複数のセル・ブロックにまた がって配設された複数のカラム選択信号線と、

このカラム選択信号線にカラム選択信号を送出 するカラム・デコーダと、

前記カラム選択信号線と前記カラム選択ゲートの間に設けられ、前記セル・ブロック選択手段の制御信号により制御されて前記カラム選択信号を選ばれたカラム選択ゲートに伝達する選択ゲート制御手段と、

を備えたことを特徴とする。

(作用)

本発明によれば、アクティブ・サイクル時に接続されるピット線とデータ入出力線に着目すると、ピット線のプリチャージ電位が(1/2) Vccであり、データ入出力線のブリチャージ電位

る。

(実施例)

以下、本発明の実施例を図面を参照して説明する。

第1 図は、セルアレイを8個のセル・プロックに分割した一実施例の多分割ピット線-共有 Y デコーダ方式の D R A M の 概略的なチップレイアウトを示す。第2 図は、第1 図のうち隣接する 4 個のセル・プロック部分の1 カラムの構成を示し、第3 図はさらに第2 図のなかの一つのセルアレイの構成を示す。

第 1 図に示すように、 D R A M チップ 1 に配列 形成されたセルアレイは、 ピット線方向に 8 個の セル・ブロック C A 0 ~ C A 7 に分割されている。 これらセル・ブロック C A 0 ~ C A 7 はさらに、 4 個ずつ大きく二つの領域に分割されている。 セ ル・ブロック C A 0 ~ C A 3 の領域および C A 4 ~ C A 1 の領域それぞれの端部に、 ワード線を選 択駆動するロウ・デコーダ 4 1 、 4 2 が配置され ている。 左側の 4 個のセル・ブロック C A 0 ~

特開平3-154287 (5)

C A 3 上に連続的にカラム選択信号線 C S L 10 (i = 1, 2, …, n) が配設され、右側の4個のセル・ブロック C A 4 ~ C A 7 上に同様に連続的にカラム選択信号線 C S L 11 (i = 1, 2, …, n) が配設されている。これらカラム選択信号線 C S L 10, C S L 11のそれぞれの端部にカラム選択信号線 T を行うカラム・デコーグ 5 1, 5 2 が配置されている。すなわち一方のカラム・デコーグ 5 1 は左側の4個のセル・ブロック C A 0 ~ C A 3 で共用され、他方のカラム・デコーグ 5 2 は右側の4個のセル・ブロック C A 4 ~ C A 7 で共用されている。

このDRAMは、共有センスアンプ方式を採用している。セル・プロックCA 0 とCA 1 の間にこれらのセル・プロックで共用されるピット線センスアンプS/Aとデータ入出力線が配設されている。セル・プロッグCA 2 とCA 3 、CA 4 とCA 5 、CA 6 とCA 7 のそれぞれの間にも同様にピット線とデータ入出力線が配設されている。各入出力線はそれぞれ、入出力バッファ 2 11,

シタ構成のメモリセルMC1 . MC2 , … が多数 配列接続されている。各ピット線BL, BLO に は一個ずつダミーセルDC1 , DC2 が接続され ている。メモリセルMC1、MC2、 … を選択駆 動するワード線WL1 、WL2 、…およびダミー セルDC1, DC2 をそれぞれ選択駆動するダミ ーワード線DWL1, DWL2 がピット線BL0. BLOと交差して配設されている。これらワード 線およびダミーワード線は、他のカラムの対応す るメモリセルおよびダミーセルを同時に駆動する ようになっている。ピット線センスアンプS/A は、PMOSフリップフロップからなるPMOS センスアンプ P S A と、 N M O S フリップフロッ ブからなるNMOSセンスアンプにより構成され る。このセンスアンプのうちPMOSセンスアン ブPSAは、第2図および第3図に示すように、 各セル・ブロックCA内部に設けられている。 N M O S センスアンプ N S A は、セル・ブロック CAの外部に設けられ、隣接する二つのセル・ブ ロック C A O と C A I で共用される。セル・プロ

2 12. 2 21, 2 22を介してデータ線 3 1 . 3 2 に 接続され、このデータ線 3 1 . 3 2 が入出力回路 8 を介して外部端子に繋がっている。

こつのカラム・デコーダ 5 1 、 5 2 の間に、アドレス・バッファ、 R A S 制御回路、 C A S 制御回路では、 B が B を含む周辺回路で、 およびこの周辺回路でにより制御されるセル・ブロック選択回路 6 が 設けられている。 セル・ブロック選択回路 6 は、 アクティブ・サイクル時に一つのセル・ブロックを選択する働きを有する。

セルアレイのより具体的な構成を示したのが、第2図である。第2図は、第1図のうち左側の4個のセル・ブロックCA0~CA3からなるサブセルアレイ10について、1カラム分の具体的構成を示し、第3図はさらに第2図の一つのセル・ブロックCA0の部分の具体的構成を示している。セルアレイはこの実施例では、折り返しピット線構成を有する。セル・ブロックCA0, CA1の部分に着目して説明すると、対を成すピット線BL0, BL0, BL0 には、1トランジスタ/1キャバ

ック C A O 内部のピット線 B L O . B L O と共用 NMOSセンスアンプNSAが設けられた外部ピ ット線 B L 01, B L 01の間には、プロック選択信 号BSLIにより制御されるブロック選択ゲート Q5.Q8が設けられている。セル・プロック CA1 と外部ピット線 B L 01, B L 01の間にも同 様に、ブロック選択信号 BSLO により制御され るブロック選択ゲートQ1、 Q8 が設けられて いる。共用NMOSセンスアンプNSAが設け られたピット線BL01、BL01の部分にはまた、 二つのセル・ブロック CAO, CAI で共用され るピット線イコライズ回路EQが設けられてい る。ピット線イコライズ回路EQは、対をなす ピット線BL01、BL01間を短格するイコライズ 用 M O S トランジスタ Q 31と、これらのピット 線 B L OI, B L OIにプリチャージ電位 (1/2) V ccを与えるプリチャージ用MOSトランジス タQ32. Q33により構成されている。そしてこ の共用NMOSセンスアンプNSAが設けられ ているピット線BL01、BL01は、それぞれカラ

特開平3-154287 (6)

ム選択ゲートQ1, Q2 を介してデータ入出力線 I/O, I/Oに接続されている。これらのセル・ブロック CA0, CA1 に隣接するセル・ブロック CA2, CA3 の部分も同様に構成されている。

これらの4個のセル・プロックCA0~CA3の領域上を横切って、カラム・デコーダからのカラム選択信号が送出されるカラム選択信号線CSLIoが配設されている。カラム選択信号線CSLioは、これら4個のセル・プロックCA0~CA3のカラム選択ゲートQ1、Q2、Q3、Q4に接続され、これらの選択ゲートを同時に駆動するようになっている。

を含む入出力バッファ 2 12が接続されて、この入出力パッファ 2 12内にやはり第 1 の入出力線プリチャージ回路 1 3 2 と第 2 の入出力線プリチャージ回路 1 2 2 が設けられている。この入出力バッファ 2 12に対しても入出力バッファ 制御回路 1 4 2 が設けられている。

入出力バッファ制御回路 1 4 1 および 1 4 2 にはそれぞれ、セル・ブロック選択信号 B S L 0 .

B S L 1 および B S L 2 . B S L 3 が制御信号として入っている。これにより、セル・ブロック C A 0 または C A 1 が選択されたときには、入出力パッファ 2 11内で性化される。またこの時入出力バッファ 2 11内で性化される。またこの時入出力バッファ 2 11内でリチャージ回路 1 3 1 がオフ、 V ccブリチャージ用の第 2 の入出力線ブリチャージ回路 1 3 1 がオフ、ファ 2 12では入出力センスアンブ 1 1 2 は活性化されず、(1 / 2) V ccブリチャージ 1 1 3 2

1/001. 1/001をピット線と同じ(1/2) Vccにプリチャージする第1の入出力線プリチ ャージ回路131 と、これより高い V ccにプリ チャージする第2の入出力線ブリチャージ回路 121 が設けられている。第1のプリチャージ回 路131は、入出力線1/001, 1/001間を短 絡するためのイコライズ用nチャネルMOSトラ (1/2) V ccを与えるプリチャージ用n チャネ ルMOSトランジスタQ13、Q14により構成され ている。第2のプリチャージ回路121は、イコ ライズ用 p チャネル M O S トランジスタ Q 18とプ リチャージ用 p チャネル M O S トランジスタ Q 16. Q17により構成されている。そしてこの入出力バ ッファ 2 11をプリチャージ制御信号CEQとセン ス制御信号QSEにより選択駆動する入出力バッ ファ制御回路141が設けられている。

他の 2 個のセル・ブロック C A 2 , C A 3 に対して共通に設けられる一対の人出力 線 I / O 23.

I / O 23にも、同様に入出力センスアンブ 1 1 2

がオン、Vccプリチャージ用の第2の入出力線プリチャージ回路122がオフとなるように制御される。セル・プロックCA2またはCA3が選択されたときには以上の関係は逆になる。これら入出力バッファは、リード/ライト・データ線3を介して入出力回路に繋がっている。

このように構成された分割ビット線ー共有Yデコーダ方式のDRAMの動作を、第5図のタイムチャートを用いて次に説明する。

第 1 図に斜線で示したように、 8 個の セル・ブロック C A 0 ~ C A 1 のうちセル・ブロック C A 0 が選択され、データ入出力線 I / O 01 ループロック T / O 01が活性化される場合を例にあげて説明する。 なお第 5 図では、 4 個のセル・ブロック C A 0 ~ C A 3 からなるサブセルアレイ 1 0 の部分に替目して動作波形を示している。 アクティブ・サイクルに入る前、ブロック選択信号 B S L 0 ~ B S L 3 は全て H ・レベル、 したがって全てのセル・ブロック選択ゲート Q 5 ~ Q 12はオン状態にある。ロウ・アドレスが確定すると、一つの

特開平3-154287(ア)

プロック選択信号BSLoが L レベルになり、 これによりプロック選択ゲートQ1、Q8がオ フになって、NMOSセンスアンプNSAを共 有する二つのセル・ブロックCA0、CA1の うちセル・ブロック C A I が N M O S センスアン ブNSA部から切り離される。同時に、入出力バ ッファ 2 11の制御駆動回路 1 4 1 には、プロック 選択信号BSLO - "L" レベルと、BSL1 -"H"レベルが入るから、ANDゲートG! によって入出力選択信号 IOSOIが L レベル になり、これによって入出力バッファ211内の (1/2) V ccプリチャージ用の第1のプリチ ャージ回路131 はオフとなる。またプリチャ ージ制御信号CEQと入出力選択信号IOSOLが ORゲートG2に入ってプリチャージ制御信 号 C E Q 01が "H" レベルとなり、これによって V ccプリチャージ用の第2のプリチャージ回路 121 が活性化される。さらに、入出力選択信号 1 O S 01とセンス制御信号 Q S E によってセンス 信号QSE01が(1/2) VccからVccまで上昇

することにより、入出力センスアンプ1 1 1 の基準電位も V ccまで上昇する。以上の結果、あらかじめ(1 / 2) V ccにプリチャージされていた入出力線 1 / 0 01, 1 / 0 01は V ccまでプリチャージされる。

一方、ロウ・デコーダ41により選択されたワード線が立ち上がってセル・ブロック C A O 内の選択されたワード線に沿うメモリセルと選択がかったダミーワード線に沿うグミーセルのデータが C A O に読み出される。このデータは、ブロック選択ゲート Q 5 , Q 6 を介ししる。そかに、ブロック選択ゲート Q 5 , Q 6 を介ししい S センスアンブ P S A が活性化されて、ピットのカラム・デコーダ 5 1 により選ばれたカラム・デコーダ 5 1 により選ばれたカラムによりガラム・デコーダ 5 1 により選ばれたカラムによりカラム・デコーダ 5 1 により選ばれたカラムによりカラム選択ゲート Q 1 , Q 2 を介していよりカラム選択ゲート Q 1 , Q 2 を介していまりカラム選択ゲート Q 1 , Q 2 を介している。

I / O 01に読み出される。ブリチャージ制御信号 C E Q 01が "H" レベルになって第2のブリチャージ回路 1 2 1 がオフとなり、続いてセンス制御 信号 Q S E 01が "L" レベルになって入出力セン スアンブ 1 1 1 が活性化され、入出力線 I / O 01.

この読出し動作の間、選択セル・プロックCAOとNMOSセンスアンプNSAを共有するもう一方のセル・プロックCAIについてははかったようにプロック選択ゲートQ7、Q8がオフであって、NMOSセンスアンプNSA部からりり難されている。他の非選択セル・プロックCA2、CA3については、プロックCA2が放破壊されるがであるのプリチャージ電位状態が破壊されるがいまれたいるとき、第5区元が共に"H*ロックCA2、BSL3が共に"H*ロックCA2、CA3の入出力線1/O23、

I/O23部分については、入出力バッファ制御回 路 1 4 2 によって、(1 / 2) V ccプリチャ ジ用の第1のプリチャージ回路132の制 御信号 IOS23は "H" レベル、Vccプリチャー ジ用の第2のプリチャージ回路122の制御 信号 C E Q 23 は同じく "H" レベルに保たれ、入 出力センスアンプ1 1 2 の活性化信号 QSE 23は (1/2) V ccに保たれる。つまり、データ 入出力線 I / O 23、 I / O 23は (1/2) V ccに 保たれている。したがって同じカラム選択信号 CS Lioによってカラム選択ゲートQ3, Q4 がオンになって、これら非選択セル・プロック C A 2 , C A 3 の N M O S センスアンブ部がデー タ入出力線 1 / 0 23、 1 / 0 23に繋がっても、い ずれも (1/2) V ccのプリチャージ電位にある から、何等不都合は生じない。

アクティブ・サイクルにおいて、選択されて V ccにプリチャージされた入出力線は、アクティブ・サイクルが終了してプリチャージ・サイクル に入ったときに再度(1 / 2) V ccにプリチャー

特閒平3-154287 (8)

ジされる。

以上のようにしてこの実施例によれば、 (1/2) V ccプリチャージ方式を基本として、 アクティブ時に選択される入出力線のみVccにプ リチャージする方式を採用している。したがって (1/2) V ccプリチャージ方式による低消費電 力性、チップ面積の縮小と、Vccブリチャージ方 式による高速性とを両立させたDRAMが得られ る。選択された入出力線のVccプリチャージは、 カラム選択信号が活性化されるまでに完了してい ればよいので、時間的には十分な余裕がある。し たがって高速性を損なうことはないし、またこの Vccプリチャージにするために特に大きいMOS トランジスタを必要とすることもない。アクテ ィブ・サイクルが終了してプリチャージ・サイ クルに入った時に、選択された入出力線を再度 (1/2) V ccにプリチャージするが、これも他 のピット線、入出力線と同時に行うので、余分の 時間を必要としない。

第6図は、本発明の別の実施例の多分割ピット

けられている。選択駆動回路11a,11bは、 この実施例では2入力NANDゲートG11と2 入力ANDゲートG12により構成されている。 NANDゲートG11には、一方の選択駆動回 路11aでは二つのブロック選択信号BSLOと BSL1 が入力され、他方の選択駆動回路11b では残りのこつのプロック選択信号BSL2と BSL3とが入力される。ANDゲートG12の一 方の入力端子にはカラム選択信号線CSL [0が接 統され、他方の入力端子にNANDゲートG11の 出力が入力される。ANDゲートG12の出力は、 一方の選択駆動回路11aではセル・ブロック CAO, CA1 間に設けられたカラム選択ゲート (Q1,Q2)の制御端子に入力され、他方の選 択駆動回路11bではセル・ブロックCA2, CA3 間に設けられたカラム選択ゲート(Q3, Q4)の制御端子に入力されている。

線 - 共有 Y デコー ダ方式の D R A M 要部構成であ る。全体の構成は、先の実施例で説明した第1図 と異ならない。第6図は、そのDRAMの1カラ ム分の構成を第2図に対応させて示す。したがっ て第2図と対応する部分には第2図と同一符号を 付して詳細な説明は省く。先の実施例では、複数 のセル・ブロックにまたがって配設されるカラム 遊択信号線 CS Li0は、同時に複数のカラム選択 ゲートに接続されている。その代わりに、複数の データ入出力線のうち選択された入出力線のみ Vccブリチャージを行うように、データ入出力 線に選択的に駆動されるVccブリチャージ回路と (1/2) V ccプリチャージ回路とが設けられて いる。これに対してこの実施例では、第6図に示 すように、複数のセル・プロックにまたがって配 設されるカラム選択信号線CSL10とこれにより 駆動されるカラム選択ゲート(Q1、 Q2)。 (Q3,Q4)との間に、これらのカラム選択ゲ ート (Q1, Q2), (Q3, Q4) を選択的に 駆動するための選択駆動回路11a,11bが設

入出力線センスアンブ22と、 V ccブリチャージを行う入出力線ブリチャージ回路23が設けられている。

このような構成としたこの実施例では、アクティブ・サイクル時一つのカラム選択信号線CSL10が選ばれたとき、これに沿うすべてのカラム選択ゲート(Q1、Q2)、(Q3、Q4)が同時にオンにはならない。カラム選択信号線CSL10の信号は、セル・ブロックの選択に対応して、カラム選択ゲート(Q1、Q2)または(Q3、Q4)のいずれかに選択的に供給される。

第8図を参照してこの実施例のDRAMの具体的な動作を説明する。第8図では、先の実施例の日本の実施例の日本の実施のでは、先の実施のでは、先の実施のでは、カータが読み出される場合の動作波形を示している。アクティブ・サイクルに入る前、プロック選択信号BSL0~したがって全てのセル・プロック選択ゲートQ5~Q12はオン状態にある。ロウ・アドレスが確定すると、一つのフェク選択信号BSL0が・L・レベルになり、

特開平3-154287 (9)

これによりプロック選択ゲート Q 7 , Q 8 がオフになって、N M O S センスアンプ N S A を共有する二つのセル・プロック C A 0 , C A 1 のうちセル・プロック C A 1 が N M O S センスアンプ N S A 部から切り離される。

ロウ・デコーダにより選択されたワード線 が立ち上がってセル・ブロック C A O 内のが選択 されたメモリセルとダミーセルのデータがータ は、ブロック選択ゲート Q 5 、 Q 6 を介ししていた。 のかいて、 B L O I に伝達される。この介していた。 のいて、 P M O S センスアンブ N S A 、 で P M で P W で C で、他方がの選択によったがいて、はなれた。 B L O I 、 B L O I の一方が V c c 、他方が選ばれた。 をの後、カラム・デコーダ 5 1 により返ばれた。 ラム選択信号 C S L I oが " H" レベルによったのの、 B S L I が " L" レベルであるため、 これによってカラム選択になり、これによってカラム選択がいた。

る。つまり、(1/2) V ccにブリチャージされたピット線 B L 23、B L 23は、 V ccにブリチャージされたデータ入出力線 I / O 23、I / O 23とは接続されない。第8図に示したようにこの読出し動作の間、ピット線 B L 23、B L 23は(1 / 2) V ccに、データ入出力線 I / O 23、I / O 23は V ccに保たれる。

以上のようにしてこの実施例によっても、ビット線の (1/2) V ccブリチャージと入出力線の V ccブリチャージを同時に行うことができる。

第 9 図は、第 6 図の選択駆動回路 2 1 a . 2 1 b の部分を変形した実施例である。すなわち第 6 図の選択駆動回路 2 1 a . 2 1 b における A N D ゲート G 12に相当する回路部分を、インバータ I と、 n チャネルMOSトランジスタ Q 41と p チャネルMOSトランジスタ Q 42からなるトランスファゲート、および短絡用 n チャネルMOSトランジスタ Q 43とにより構成している。それ以外は第 6 図と同じである。

この実施例でも先の実施例と同様の動作が

Q1. Q2 がオン駆動される。したがってこのカラム選択ゲート Q1. Q2 を介してピット線 B L 01, B L 01のデータが入出力線 I / O 01. T / O 01に読み出される。

この読出し動作の間、選択セル・ブロック CAOとNMOSセンスアンプNSAを共有する もう一方のセル・プロックCA1 については、前 述したようにプロック選択ゲートQ1、 Q8 がオ フであって、NMOSセンスアンプNSA部から 切り離されている。他の非選択セル・ブロック CA2. CA3 については、ブロック選択ゲート Q9. Q10. Q11. Q12がオン状態であるが、こ の部分のブリチャージ電位状態が破壊されること はない。すなわち、セル・プロックCA0が選択 されているとき、第8図に示すようにプロック選 択信号 BSL2 , BSL3 が共に"H" レベルの **塩である。したがって選択駆動回路21bから得** られる制御信号 CSL lob は "L" レベルに保た れ、この結果セル・プロックCA2, CA3 側の カラム選択ゲートQ3、Q4はオフ状態に保たれ

行われる。いま、ブロック選択信号BSL〇~ BSL3が先の実施例と同様、アクティブ時に BSLO - "H" レベル、BSL1 - BSL2 -BSL3 = "L" レベルの場合を考える。この とき一方の選択駆動回路21aでは、NAND ゲートG11の出力が"L"レベル、したがって MOSトランジスタQ41、Q42が共にオンであり、 MOSトランジスタQ43がオフである。したがっ てカラム選択信号線CSLloの"H"レベルが選 択駆動回路21aを介してカラム選択ゲートQl, Q2に伝達される。他方の選択駆動回路21bで は、NANDゲートGIIの出力が"L"レベル、 したがってMOSトランジスタQ41、Q42はオフ であり、MOSトランジスタQ43はオンである。 したがってカラム選択信号線CSLioの"H°レ ベルはカラム選択ゲートQ3、Q4 には伝達され ない。

以上によりこの実施例によっても、非選択セル・プロックにつながるカラム選択ゲートはオンしないので、ビット線の(1/2) V ccブリチャー

特開平3-154287 (10)

ジとデータ入出力線のVccブリチャージとを同時に行うことができる。この実施例の場合、第6図の実施例に比べて選択駆動回路21a,21bのの実施例に比べて選択駆動回路21a,21bののは、MOが一トG12は通常6葉子で構成されるのに対する部分が、MOSトランジスタQ41~Q43とインののサインがである。選択駆動回路21a,21bは、カラム選択駆動回路21a,21bは、ので構成される。選択駆動回路21a,21bは、ので構成される。選択駆動回路21a,21bは、のでがである。

本発明は、上記実施例に限られるものではない。例えば実施例では、カラム・デコーダをDRAMチップのほぼ中央部にレイアウトする場合を説明したが、レイアウトは適宜変更することができる。また実施例では、ビット線ブリチャージ電位を(1 / 2) V cc、データ入出力線ブリチャージ電位を V ccと(1 / 2) V ccの二種または V ccのみとしたが、これら以外の適当なブリチャージ電位

第6図は他の実施例のDRAMのサブセルアレイの1カラム分の構成を示す図、

第7図はそのDRAMのデータ入出力線に接続されるデータ入出力バッファの構成を示す図、

第8図は同じくそのDRAMの動作を説明する ためのタイミング図、

第9図はさらに他の実施例のDRAMのサブセルアレイの1カラム分の構成を示す図である。

1 … D R A M チップ、 2 … データ入出力
バッファ、 3 … 統出し書込みデータ線、 4 …
ロウ・デコーダ、 5 … カラム・デコーダ、
6 … ブロック選択回路、 7 … 周辺回路、 8 …
入出力回路、 C A O ~ C A 7 … セル・ブロック、
C S L 1 o, C S L 11 … カラム選択信号線、
B L , B L … ピット線、 W L … ワード線、
D W L … ダミーワード線、 M C … メモリセル、
D C … ダミーセル、 P S A … P M O S センス
アンプ、 N S A … N M O S センスアンプ、 E Q …
ピット線イコライズ回路、 (Q I , Q 2),
(Q 3 , Q 4) … カラム選択ゲート、 (Q 5 ,

を選択することが可能である。

[発明の効果]

以上説明したように本発明によれば、ビット線の(1/2) V ccブリチャージ方式とデータ入出力線の V ccブリチャージ方式の併用が実現でき、動作速度を損なうことなく、低消費電力化とチップサイズの縮小を図った高集積化 D R A M を得ることができる。

4. 図面の簡単な説明

第1図は本発明の一実施例にかかる多分割ピット線ー共有Yデコーダ方式のDRAMの概略チップレイアウトを示す図、

第2図はその一つのサブセルアレイの 1 カラム 分の構成を示す図、

第3図はさらにそのなかの一つのセル・ブロッ クの構成を示す図、


第4 図はデータ入出力線に接続されるデータ入 出力バッファの構成を示す図、


第5図はこの実施例のDRAMの動作を説明するためのタイミング図、

Q 6) , (Q 7 , Q 8) , (Q 9 , Q 10) , (Q 11, Q 12) … ブロック選択ゲート、 I / O , I / O … データ入出力線、 1 1 … 入出力線センスアンブ、 1 2 … 第 2 のブリチャージ回路、 1 3 … 第 1 のブリチャージ回路、 1 4 … 入出力パッファ制御回路、 2 1 … 選択駆動回路。

出願人代理人 弁理士 鈴 江 武 彦


特閒平3-154287 (11)







第 2 図


特開平3-154287 (12)









特開平3-154287 (13)






第 6 図

特開平3-154287 (14)





年 9 図